Imprimir página
MT62F2G64D8EK-023 AIT:B
DRAM, AEC-Q100, LPDDR5, 128 Gbit, 2G x 64bit, 4.266 GHz, FBGA, 441 Pins
A imagem é meramente ilustrativa. Consulte a descrição do produto.
FabricanteMICRON
Nº da peça do fabricanteMT62F2G64D8EK-023 AIT:BCópia
Prazo de entrega padrão do fabricante52 semanas
Código Newark25AK8014
Seu número de peça
200 Em Estoque
Precisa de mais?
Entrega em 1-2 semanas
a partir do armazém dos EUA
Disponível conforme quantidade indicadaPara solicitar uma quantidade maior do que a exibida no inventário, entre em contato com o departamento de vendas
| Quantidade | Preço |
|---|---|
| 1+ | $ 630.620 |
Unidades por pacoteEach
Mínimo: 1
Vários: 1
$ 630.62
Observação da linha
Adicionado a sua Confirmação de Pedido, Fatura, e Nota de envio apenas para esse pedido.
Informação do produto
FabricanteMICRON
Nº da peça do fabricanteMT62F2G64D8EK-023 AIT:BCópia
Prazo de entrega padrão do fabricante52 semanas
Código Newark25AK8014
Ficha técnica
DRAM TypeLPDDR5
DRAM Density128Gbit
Memory Density128Gbit
DRAM Memory Configuration2G x 64bit
Memory Configuration2G x 64bit
Clock Frequency Max4.266GHz
Clock Frequency-
IC Case / PackageFBGA
Memory Case StyleFBGA
No. of Pins441Pins
Supply Voltage Nom1.8V
Access Time-
IC MountingSurface Mount
Operating Temperature Min-40°C
Operating Temperature Max95°C
Product Range-
SVHCNo SVHC (17-Jan-2023)
Descrição geral do produto
MT62F2G64D8EK-023 AIT:B is a mobile LPDDR5 SDRAM.
- Architecture: 17.1GB/s maximum bandwidth per channel, selectable CKR (WCK:CK = 2:1 or 4:1)
- Frequency range: 1067–5MHz (data rate range per pin: 8533–40Mb/s with WCK:CK = 4:1)
- Data interface: single x16 channel/die, double-data-rate command/address entry
- Differential command clocks (CK-t/CK-c) for high-speed operation, differential data clocks
- 16n-bit or 32n-bit prefetch architecture
- Bank architecture: 8-bank (8B) mode, bank group (BG) mode, and 16-bank (16B) mode supported
- Command-selectable burst lengths (BL = 16 or 32) in bank group or 16-bank modes
- Partial-array self refresh (PASR) and partial-array auto refresh (PAAR) with segment mask
- 16GB (128Gb) total density, 8533Mb/s data rate per pin, AEC-Q100 qualified
- 441-ball TFBGA package, -40°C ≤ Tc ≤ +95°C operating temperature
Especificações Técnicas
DRAM Type
LPDDR5
Memory Density
128Gbit
Memory Configuration
2G x 64bit
Clock Frequency
-
Memory Case Style
FBGA
Supply Voltage Nom
1.8V
IC Mounting
Surface Mount
Operating Temperature Max
95°C
SVHC
No SVHC (17-Jan-2023)
DRAM Density
128Gbit
DRAM Memory Configuration
2G x 64bit
Clock Frequency Max
4.266GHz
IC Case / Package
FBGA
No. of Pins
441Pins
Access Time
-
Operating Temperature Min
-40°C
Product Range
-
Documentação técnica (1)
Legislação e Ambiente
US ECCN:EAR99
EU ECCN:Unknown
Conformidade RoHS:Sim
RoHS
Ftalatos compatíveis com RoHS:Sim
RoHS
SVHC (substâncias que suscitam elevada preocupação):No SVHC (17-Jan-2023)
Baixar o certificado de conformidade do produto
Certificado de conformidade do produto