74LVC2G74GT,115

El 74LVC2G74GT,115 es un flip-flop tipo D activado por flanco positivo, con entradas individuales de datos (D), reloj (CP), ajuste (SD, activo bajo) y reinicio (RD, activo bajo), y salidas complementarias Q y Q, también activas en bajo. Los datos en la entrada D que cumplan con los requisitos de tiempo de ajuste y retención durante la transición de reloj de bajo a alto se almacenarán en el flip-flop y aparecerán en la salida Q. Las entradas pueden ser controladas desde dispositivos de 3.3V o 5V. Esta característica permite utilizar este dispositivo como traductor en entornos mixtos de 3.3V y 5V. La acción de disparo de Schmitt en todas las entradas hace que el circuito sea tolerante a un tiempo de subida y bajada de entrada más lento. Este dispositivo está completamente especificado para aplicaciones de apagado parcial que usan IOFF. El circuito IOFF desactiva la salida, evitando así la posible corriente de reflujo dañina a través del dispositivo cuando está apagado. Cuenta con protección ESD (HBM: ANSI/ESDA/JEDEC JS-001 clase 2, supera los 2000 V; CDM: ANSI/ESDA/JEDEC JS-002 clase C3, supera los 1000 V).

• Voltaje de la fuente de alimentación entre 1.65V a 5.5V
• Entradas tolerantes a sobretensiones de hasta 5.5V, alta inmunidad al ruido.
• Cumple con el estándar JEDEC, tecnología CMOS de bajo consumo.
• El rendimiento de enganche supera los 250mA, con interfaz directa a niveles TTL.
• El circuito IOFF proporciona un funcionamiento en modo de apagado parcial.
• La ​​corriente de fuga de entrada es de ±0.1μA (típica) a temperaturas de entrada (VI = 5.5V o GND; VCC = 0V a 5.5V, -40 °C a +85 °C).
• La ​​corriente de alimentación es de 0.1μA (típica) a (VI = 5.5V o GND; VCC = 1.65V a 5.5V; IO = 0A; -40 °C a +85 °C).
• La capacitancia de entrada es de 4pF (típica) en el rango de temperatura de -40 °C a +85 °C.
• El retardo de propagación es de 6ns típico (VCC = 1.65V a 1.95V, -40 °C a +85 °C).
• Rango de temperatura de funcionamiento de -40 °C a +125 °C, paquete de XSON8