74LVC2G240DC,125

El 74LVC2G240DC,125 es un controlador de línea/buffer inversor dual con salidas de tres estados. Las salidas de tres estados se controlan mediante las entradas de habilitación de salida 1 (OE activa en bajo) y 2 (OE activa en bajo). Un nivel ALTO en el pin n (OE activa en bajo) provoca que las salidas adopten un estado de alta impedancia (estado APAGADO). La acción de disparo Schmitt en todas las entradas hace que el circuito sea altamente tolerante a tiempos de subida y bajada de entrada más lentos. Las entradas pueden ser controladas desde dispositivos de 3.3V o 5V. Esta función permite utilizar el dispositivo como traductor en un entorno mixto de 3.3V y 5V. Está totalmente especificado para aplicaciones de apagado parcial mediante IOFF. El circuito IOFF desactiva la salida, evitando así una corriente de retorno dañina a través del dispositivo cuando se apaga. Cumple con el estándar JEDEC (JESD8-7 (1.65V a 1.95V), JESD8-5 (2.3V a 2.7V), JESD8-B/JESD36 (2.7V a 3.6V)). Cuenta con protección ESD (HBM: ANSI/ESDA/JEDEC JS-001 clase 2, supera los 2000 V; CDM: ANSI/ESDA/JEDEC JS-002 clase C3, supera los 1000 V).

• Voltaje de la fuente de alimentación entre 1.65V a 5.5V
• Entrada/salida tolerante a 5V para interfaz con lógica de 5V, alta inmunidad al ruido.
• Bajo consumo de energía CMOS; rendimiento de enganche superior a 250mA.
• Interfaz directa con niveles TTL; las entradas admiten tensiones de hasta 5V.
• La corriente de fuga de entrada es de ±0.1μA típica a (VI = 5.5V o GND; VCC = 0 V a 5.5V, Tamb = -40 °C a +85 °C).
• La corriente de alimentación es de 0.1μA típica a (VI = 5.5V o GND; IO = 0 A; VCC = 1.65V a 5.5V, Tamb = -40 °C a +85 °C)
• La capacitancia de entrada es de 2pF (típica) a (Tamb = -40 °C a +85 °C).
• El retardo de propagación es de 4.1ns típico a (VCC = 1.65V a 1.95V, Tamb = -40 °C a +85 °C)
• Rango de temperatura de funcionamiento de -40°C a +125°C
• Encapsulado VSSOP8