74LVC2G125DC,125

El 74LVC2G125DC,125 es un controlador de línea/buffer de bus dual con salidas de 3 estados controladas por las entradas de habilitación de salida (OE activas en bajo). Las entradas pueden ser controladas desde dispositivos de 3.3V o 5V. Esta función permite utilizar este dispositivo como traductor en entornos mixtos de 3.3V y 5V. La acción de disparo de Schmitt en todas las entradas hace que el circuito sea tolerante a un tiempo de subida y bajada de entrada más lento. Este dispositivo está completamente especificado para aplicaciones de apagado parcial que usan IOFF. El circuito IOFF desactiva la salida, evitando así la posible corriente de reflujo dañina a través del dispositivo cuando está apagado. Cumple con el estándar JEDEC (JESD8-7 (1.65V a 1.95V), JESD8-5 (2.3V a 2.7V), JESD8C (2.7V a 3.6V), JESD36 (4.5V a 5.5V)). Cuenta con protección ESD (HBM: ANSI/ESDA/JEDEC JS-001 clase 2, supera los 2000 V; CDM: ANSI/ESDA/JEDEC JS-002 clase C3, supera los 1000 V).

• Voltaje de la fuente de alimentación entre 1.65V a 5.5V
• Alta inmunidad al ruido, el circuito IOFF proporciona un modo de funcionamiento de bajo consumo parcial
• Bajo consumo de energía CMOS, rendimiento de enganche superior a 250mA
• Interfaz directa con niveles TTL, entradas tolerantes a sobretensiones de hasta 5.5V.
• La ​​corriente de fuga de entrada es de ±0.1μA (típica) a temperaturas de entrada (VI = 5.5V o GND; VCC = 0V a 5.5V, -40 °C a +85 °C).
• La ​​corriente de alimentación es de 0.1μA típica a (VI = 5.5V o GND; VCC = 1.65V a 5.5V; IO = 0A; -40 °C a +85 °C).
• El retardo de propagación es de 3.7ns típico (VCC = 1.65V a 1.95V, -40 °C a +85 °C).
• Rango de temperatura de funcionamiento de -40°C a +125°C
• Encapsulado VSSOP8