74LVC2G04GV,125

El 74LVC2G04GV,125 es un inversor dual. Las entradas pueden ser controladas desde dispositivos de 3.3V o 5V. Esta característica permite utilizar este dispositivo como traductor en entornos mixtos de 3.3V y 5V. La acción de disparo de Schmitt en todas las entradas hace que el circuito sea tolerante a un tiempo de subida y bajada de entrada más lento. Este dispositivo está completamente especificado para aplicaciones de apagado parcial que usan IOFF. El circuito IOFF desactiva la salida, evitando la corriente de reflujo dañina a través del dispositivo cuando se apaga. Cuenta con protección ESD (HBM: ANSI/ESDA/JEDEC JS-001 clase 2, supera los 2000 V; CDM: ANSI/ESDA/JEDEC JS-002 clase C3, supera los 1000 V). Cumple con el estándar JEDEC (JESD8-7 (1.65V a 1.95V), JESD8-5 (2.3V a 2.7V), JESD8C (2.7V a 3.6V), JESD36 (4.6V a 5.5V)).

• Voltaje de la fuente de alimentación entre 1.65V a 5.5V
• Entradas tolerantes a sobretensiones de hasta 5.5V, alta inmunidad al ruido.
• CMOS de baja disipación de potencia, interfaz directa con niveles TTL
• El circuito IOFF proporciona un funcionamiento en modo de apagado parcial.
• La corriente de fuga de entrada es de ±0.1μA típica en (VI = 5.5V o GND; VCC = 0V a 5.5V, -40 °C a +85 °C)
• La corriente de alimentación es de 0.1μA típica a temperaturas de entrada (VI = 5.5V o GND; IO = 0A; VCC = 1.65V a 5.5V, -40 °C a +85 °C).
• La capacitancia de entrada es de 2.5pF (típica) en el rango de temperatura de -40 °C a +85 °C.
• El retardo de propagación es de 3.5ns típico (VCC = 1.65V a 1.95V, -40 °C a +85 °C).
• Rango de temperatura de funcionamiento de -40°C a +125°C
• Encapsulado TSOP6