74LVC2G02DP,125

El 74LVC2G02DP,125 es una puerta NOR dual de 2 entradas. Las entradas pueden ser controladas desde dispositivos de 3.3V o 5V. Esta característica permite utilizar este dispositivo como traductor en entornos mixtos de 3.3V y 5V. La acción de disparo de Schmitt en todas las entradas hace que el circuito sea tolerante a un tiempo de subida y bajada de entrada más lento. Este dispositivo está completamente especificado para aplicaciones de apagado parcial que usan IOFF. El circuito IOFF desactiva la salida, evitando así la posible corriente de reflujo dañina a través del dispositivo cuando está apagado. Cuenta con protección ESD (HBM: ANSI/ESDA/JEDEC JS-001 clase 2, supera los 2000 V; CDM: ANSI/ESDA/JEDEC JS-002 clase C3, supera los 1000 V). Cumple con el estándar JEDEC (JESD8-7 (1.65V a 1.95V), JESD8-5 (2.3V a 2. V), JESD8-B/JESD36 (2.7V a 3.6V).

• Voltaje de la fuente de alimentación entre 1.65V a 5.5V
• Salidas tolerantes a 5V para la interfaz con lógica de 5V; entradas tolerantes a sobretensiones de hasta 5.5V.
• Alta inmunidad al ruido, tecnología CMOS de bajo consumo.
• El circuito IOFF proporciona un funcionamiento en modo de apagado parcial.
• El rendimiento de enganche supera los 250mA, con interfaz directa a niveles TTL.
• Interfaz directa con niveles TTL, corriente de fuga de entrada típica de ±0.1μA a (Tamb = -40 °C a +85 °C).
• La corriente de alimentación es de 0.1μA típica a (VI = 5.5V o GND; VCC = 1.65V a 5.5V; IO = 0A, Tamb = -40 °C a +85 °C)
• La ​​capacitancia de entrada es de 2.5pF típica (Tamb = de -40 °C a +85 °C).
• El retardo de propagación es de 3.8ns típico (VCC = 1.65V a 1.95V, -40 °C a +85 °C).
• Rango de temperatura de funcionamiento de -40 °C a +125 °C, paquete de TSSOP8