74LVC1G332GW,125

74LVC1G332GW,125 es una compuerta OR simple de 3 entradas. Las entradas de este dispositivo pueden ser controladas por dispositivos de 3.3V o 5V. Esta función permite utilizar estos dispositivos como traductores en entornos mixtos de 3.3V y 5V. La acción de disparo de Schmitt en todas las entradas hace que el circuito sea tolerante a un tiempo de subida y bajada de entrada más lento. Este dispositivo está completamente especificado para aplicaciones de apagado parcial que usan IOFF. El circuito IOFF desactiva la salida, evitando así la posible corriente de reflujo dañina a través del dispositivo cuando está apagado. Cumple con el estándar JEDEC (JESD8-7 (1.65V a 1.95V), JESD8-5 (2.3V a 2.7V), JESD8C (2.7V a 3.6V), JESD36 (4.5V a 5.5V)). Cuenta con protección ESD (HBM: ANSI/ESDA/JEDEC JS-001 clase 2, supera los 2000 V; CDM: ANSI/ESDA/JEDEC JS-002 clase C3, supera los 1000 V).

• Voltaje de la fuente de alimentación entre 1.65V a 5.5V
• Alta inmunidad al ruido, entradas tolerantes a sobretensiones de hasta 5.5V.
• CMOS de baja disipación de potencia, interfaz directa con niveles TTL
• El circuito OFF proporciona un funcionamiento en modo de apagado parcial.
• El rendimiento de enganche supera los 250 mA
• La corriente de fuga de entrada es de ±0.1μA típica en (VCC = 0V a 5.5V; VI = 5.5V o GND, -40 °C a +85 °C).
• La corriente de alimentación es de 0.1μA típica en (VCC = 1.65V a 5.5V; VI = VCC o GND; IO = 0A, -40 °C a +85 °C)
• La capacitancia de entrada es de 3pF típica a (VCC = 3.3V; VI = GND a VCC, -40 °C a +85 °C).
• El retardo de propagación es de 4.7ns típico (VCC = 1.65V a 1.95V, -40 °C a +85 °C).
• Rango de temperatura de funcionamiento de -40 °C a +125 °C, paquete de TSSOP6