74HCT109D,653

El 74HCT109D,653 es un flip-flop K activo bajo J activado por flanco positivo dual que cuenta con entradas J y K individuales, entradas de reloj (CP), entradas de ajuste y reinicio y salidas Q complementarias y Q activas bajas. Las entradas de ajuste y reinicio son asíncronas activas en bajo y operan independientemente de la entrada de reloj. Las entradas J y K (activa en bajo) controlan los cambios de estado de los flip-flops, tal como se describe en la tabla de funciones de selección de modo. Las entradas J y K (activa en bajo) deben ser estables durante un tiempo de configuración antes de la transición de reloj de bajo a alto para un funcionamiento predecible. El diseño J-K (activa en bajo) permite el funcionamiento como un flip-flop tipo D al conectar las entradas J y K (activa en bajo). Este dispositivo presenta niveles de umbral de entrada reducidos para permitir la interfaz con niveles lógicos TTL. Las entradas también incluyen diodos de abrazadera, lo que permite el uso de resistencias limitadoras de corriente para conectar las entradas a voltajes superiores a VCD.

• Alternar modo flip-flop o "no hacer nada"
• Voltaje de la fuente de alimentación entre 4.5V a 5.5V
• CMOS de baja disipación de potencia y alta inmunidad al ruido
• Nivel de entrada TTL, el rendimiento de enganche supera los 100mA según JESD 78 Clase II Nivel B
• Cumple con el estándar JEDEC JESD7A (2.0V a 6.0V).
• Protección ESD (HBM JESD22-A114F supera los 2000V, MM JESD22-A115-A supera los 200V)
• La corriente de fuga de entrada es de ±0.1μA como máximo (VI = VCC o GND; VCC = 5.5V, 25 °C).
• La ​​corriente de alimentación es máxima de 4μA (VI = VCC o GND; IO = 0A; VCC = 5.5V, 25 °C).
• El retardo de propagación es de 20ns típico a (VCC = 4.5V)
• Rango de temperatura de funcionamiento de -40 °C a +125 °C, paquete de SO16