74HC573PW,118

El 74HC573PW,118 es un latch transparente tipo D de 8 bits con salidas de tres estados. Este dispositivo cuenta con entradas de habilitación de latch (LE) y de habilitación de salida (OE activa en bajo). Cuando LE está en ALTO, los datos de las entradas acceden a los latches. En esta condición, los latches son transparentes; la salida de un latch cambia cada vez que cambia su entrada D correspondiente. Cuando LE está en BAJO, los latches almacenan la información presente en las entradas durante el tiempo de configuración previo a la transición de ALTO a BAJO de LE. Un nivel ALTO en la salida activa en bajo (OE) provoca que las salidas adopten un estado de alta impedancia (apagado). El funcionamiento de la entrada OE activa en bajo no afecta al estado de los pestillos. Las entradas incluyen diodos de pinza. Esto permite el uso de resistencias limitadoras de corriente para interconectar las entradas a voltajes en exceso de VCD. Incorpora protección ESD (HBM JESD22-A114F supera los 2000V, MM JESD22-A115-A supera los 200V).

• Voltaje de la fuente de alimentación entre 2.0V a 6.0V
• CMOS de baja disipación de potencia y alta inmunidad al ruido
• Nivel de entrada CMOS, entrada de habilitación de salida común de 3 estados
• Útil como puerto de entrada o salida para microprocesadores y microcomputadoras
• Salidas no inversoras de 3 estados para aplicaciones orientadas a bus
• El rendimiento de enganche supera los 100 mA según JESD 78 Clase II Nivel B
• La corriente de fuga de entrada es de ±0.1μA como máximo (VI = VCC o GND; VCC = 6V, 25 °C).
• La ​​corriente de alimentación es 8μA máxima (VI = VCC o GND; IO = 0A; VCC = 6V, 25 °C).
• El retardo de propagación es de 47ns típico a (VCC = 2V, 25 °C)
• Rango de temperatura de funcionamiento de -40 °C a +125 °C, paquete de TSSOP20