74AHC573PW,118

El 74AHC573PW,118 es un latch transparente tipo D de 8 bits con salidas de tres estados. Este dispositivo cuenta con entradas de habilitación de latch (LE) y de habilitación de salida (OE activa en bajo). Cuando LE está en ALTO, los datos de las entradas acceden a los latches. En esta condición, los latches son transparentes; la salida de un latch cambia cada vez que cambia su entrada D correspondiente. Cuando LE está en BAJO, los latches almacenan la información presente en las entradas durante el tiempo de configuración previo a la transición de ALTO a BAJO de LE. Un nivel ALTO en la salida activa en bajo (OE) provoca que las salidas adopten un estado de alta impedancia (apagado). El funcionamiento de la entrada OE activa en bajo no afecta al estado de los pestillos. Las entradas toleran sobrevoltajes. Esta característica permite utilizar estos dispositivos como traductores en entornos de voltaje mixto. Incluye protección ESD (HBM JESD22-A114F supera los 2000V, MM JESD22-A115-A supera los 200V, CDM JESD22-C101E supera los 1000V).

• Rango de voltaje de alimentación de 2.0V a 5.5V, retardos de propagación balanceados.
• Todas las entradas cuentan con activación por disparador Schmitt y tolerancia a sobretensiones de hasta 5.5V.
• Alta inmunidad al ruido, tecnología CMOS de baja disipación de potencia.
• Nivel de entrada CMOS; rendimiento de enganche superior a 100mA según JESD 78 Clase II Nivel A.
• La corriente de salida en estado APAGADO es de ±10.0μA máximo a (VI = VIH o VIL; VO = VCC o GND; VCC = 5.5V)
• La corriente de fuga de entrada máxima es de 2μA en (VI = 5.5V o GND; VCC = 0V a 5.5V).
• La corriente de alimentación máxima es de 80μA en (VI = VCC o GND; IO = 0A; VCC = 5.5V).
• La capacitancia de entrada es de 10pF como máximo a (-40 °C a +125 °C)
• El retardo de propagación es de 14ns como máximo a (CL = 15pF, -40 °C a +125 °C).
• Rango de temperatura de funcionamiento de -40 °C a +125 °C, paquete de TSSOP20