MT53E256M32D1KS-046 IT:L

La MT53E256M32D1KS-046 IT:L es una SDRAM LPDDR4 móvil. La SDRAM DDR4 móvil de bajo consumo de 8Gb con bajo VDDQ (LPDDR4X) es un dispositivo de memoria de acceso aleatorio dinámico CMOS de alta velocidad. Este dispositivo está configurado internamente con 2 canales ×16 E/S, con 8 bancos por canal. La LPDDR4 utiliza un protocolo de doble velocidad de datos (DDR) en el bus DQ para lograr un funcionamiento de alta velocidad. La interfaz DDR transfiere dos bits de datos a cada línea DQ en un ciclo de reloj y está adaptada a una arquitectura DRAM de precarga de 16n. Un acceso de escritura/lectura consiste en una única transferencia de datos de 16n bits de ancho hacia/desde el núcleo DRAM y 16 transferencias de datos correspondientes de n bits de ancho en los pines de E/S. Los accesos de lectura y escritura al dispositivo están orientados a ráfagas. Los accesos comienzan en una dirección de columna seleccionada y continúan para un número programado de columnas en una secuencia programada.

• Rango de Frecuencia: 2133–10MHz (rango de velocidad de datos por pin: 4266–20Mb/s)
• Arquitectura DDR prefetch 16n, 8 bancos internos por canal para operación simultánea
• Entrada CMD/ADR de velocidad de datos única, luz estroboscópica de datos bidireccional/diferencial por carril de byte
• Latencias de LECTURA y ESCRITURA programables (RL/WL), longitud de ráfaga programable y sobre la marcha (BL = 16.32)
• Actualización dirigida por banco para operaciones bancarias simultáneas y facilidad de programación de comandos
• Sensor de temperatura en chip para controlar la frecuencia de actualización automática y actualización automática de matriz parcial (PASR)
• Fuerza de transmisión de salida seleccionable (DS), capacidad de paro de reloj
• Configuración del dispositivo: 256M32 x 1 troquel en paquete
• 468ps a RL = 36/40 pendiente de velocidad, tiempo de ciclo
• Paquete VFBGA de 200 bolas, rango de temperatura de -40 °C a +95 °C