MT48LC4M16A2P-6A:J

MT48LC4M16A2P-6A:J es una SDRAM SDR. La SDRAM de 64Mb es una memoria de acceso aleatorio dinámica CMOS de alta velocidad que contiene 67,108,864 bits. Está configurado internamente como una DRAM de cuatro bancos con una interfaz síncrona (todas las señales se registran en el borde positivo de la señal de reloj, CLK). Cada uno de los bancos de 16,777,216 bits del x4 está organizado como 4096 filas por 1024 columnas por 4 bits. Cada uno de los bancos de 16,777,216 bits del x8 está organizado como 4096 filas por 512 columnas por 8 bits. Cada uno de los bancos de 16,777,216 bits del x16 está organizado como 4096 filas por 256 columnas por 16 bits. La SDRAM de 64Mb está diseñada para funcionar en sistemas de memoria de 3.3V. Se proporciona un modo de actualización automática, junto con un modo de ahorro y apagado de energía. TTodas las entradas y salidas son compatibles con LVTTL.

• Totalmente sincrónico; todas las señales se registran en el borde positivo del reloj del sistema
• Operación interna canalizada; la dirección de la columna se puede cambiar en cada ciclo de reloj
• Banco interno para ocultar el acceso a la fila/precarga
• Precarga automática, incluye modos simultáneos de precarga automática y actualización automática
• Entradas y salidas compatibles con LVTTL
• Fuente de alimentación única de 3.3V ± 0.3V
• Tiempo de ciclo: 6ns a CL = 3
• 4 Meg x 16
• Paquete TSOP II de 54 pines
• Rango de temperatura de funcionamiento comercial de 0°C a +70°C