AT32UC3C1512C-AUT

El AT32UC3C1512C-AUT es un microcontrolador completo de sistema en chip (SoC) basado en el procesador RISC AVR32 UC, que funciona a frecuencias de hasta 66MHz. El AVR32UC es un núcleo de microprocesador RISC de 32 bits de alto rendimiento, diseñado para aplicaciones embebidas donde el costo es un factor crítico, con especial énfasis en el bajo consumo de energía, la alta densidad de código y el alto rendimiento. El procesador implementa una unidad de protección de memoria (MPU) y un controlador de interrupciones rápido y flexible para soportar sistemas operativos modernos y sistemas operativos en tiempo real. Es posible lograr mayores capacidades de cálculo utilizando un amplio conjunto de instrucciones DSP o bien utilizando instrucciones de punto flotante. El AT32UC3B incorpora memorias Flash y SRAM en chip para un acceso seguro y rápido. Para aplicaciones que requieren memoria adicional, los derivados del AT32UC3C0 incluyen una interfaz de memoria externa. El controlador de acceso directo a memoria (MDMA) permite la transferencia de bloques de datos entre memorias sin la intervención del procesador.

• Conjunto de instrucciones RISC compacto de ciclo único que incluye un conjunto de instrucciones DSP
• Rendimiento de hasta 1.49DMIPS/MHz
• Sistema de bus multicapa: transferencias de datos de alto rendimiento en buses separados para un mayor rendimiento
• Flash interno de alta velocidad: acceso a flash de ciclo único de hasta 33MHz
• SRAM interna de alta velocidad: acceso de un solo ciclo a máxima velocidad
• Controlador de interrupciones: servicio de interrupción de baja latencia con vectorización automática y prioridad programable
• Funciones del sistema: administrador de energía y reloj.
• Temporizador de vigilancia con ventana (WDT)
• Temporizador asíncrono (AST) con capacidad de reloj en tiempo real
• Medidor de frecuencia (FREQM) para una medición precisa de la frecuencia del reloj
• Interfaz Ethernet MAC 10/100Mbps - Controlador de acceso al medio Ethernet 802.3
• Bus serial universal (USB): dispositivo 2.0 y host integrado de baja velocidad y velocidad completa
• Una red de área de controlador (CAN) de 2 canales
• Un controlador de modulación de ancho de pulso (PWM) de 4 canales y 20 bits
• Dos ​​decodificadores de cuadratura
• Un convertidor analógico-digital (ADC) de 16 canales y 12 bits con arquitectura pipeline
• Dos convertidores digital-analógico (DAC) de 12 bits con sistema de muestreo de doble salida
• Cuatro comparadores analógicos
• Seis canales de temporizador/contador (TC) de 16 bits
• Un controlador de eventos periféricos
• Cinco receptores/transmisores universales síncronos/asíncronos (USART)
• Interfaces periféricas en serie (SPI) con señales de selección de chip
• Un controlador de sonido entre circuitos integrados (I2S).
• Interfaces de dos hilos (TWI), compatibles con I²C de 400kbps.
• Compatibilidad con la biblioteca QTouch®, botones táctiles capacitivos, deslizadores y ruedas.