IS43QR16256B-083RBLI

La IS43QR16256B-083RBLI 256Mx16 DDR4 SDRAM es una memoria de acceso aleatorio dinámica de alta velocidad organizada internamente con ocho bancos (2 grupos de bancos con 4 bancos cada uno). La SDRAM DDR4 utiliza una arquitectura de precarga de 8n para lograr un funcionamiento de alta velocidad. La arquitectura 8nprefetch se combina con una interfaz diseñada para transferir dos palabras de datos por ciclo de reloj en los pines de E/S. Una sola operación de lectura o escritura para la SDRAM DDR4 consta de una única transferencia de datos de cuatro ciclos de reloj y 8n bits de ancho en el núcleo DRAM interno y ocho transferencias de datos correspondientes de medio ciclo de reloj y n bits de ancho en los pines de E/S. Las operaciones de lectura y escritura en la SDRAM DDR4 están - orientadas a ráfagas, comienzan en una ubicación seleccionada y continúan durante una ráfaga de ocho o una ráfaga "interrumpida" de cuatro en una secuencia programada.

• El voltaje estándar es VDD = VDDQ = 1.2V, VPP = 2.5V
• Integridad de datos, actualización automática (ASR) mediante TS integrado en DRAM, modos de actualización automática y actualización automática
• Ancho de banda de acceso a DRAM, estructuras de control de E/S separadas por grupos de bancos, cancelación de actualización automática
• Sincronización de señal, nivelación de escritura a través de configuraciones MR, nivelación de lectura a través de MPR
• Fiabilidad y gestión de errores, paridad de comandos/direcciones, CRC de escritura en bus de datos, lectura MPR
• Integridad de la señal, entrenamiento interno VREFDQ, entrenamiento de lectura del preámbulo, modo de tren de aterrizaje reducido
• Ahorro de energía y eficiencia, POD con terminación VDDQ, latencia de comando/dirección (CAL)
• Paquete FBGA de 96 bolas
• Rango de clasificación de temperatura industrial de -40 °C a +95 °C
• La velocidad nominal (CL-TRCD-TRP) es de 2400Mbps/16-16-16