IS43LD32128C-18BLI

IS43LD32128C-18BLI es una DRAM LPDDR2 CMOS de 4 Gbit móvil. El dispositivo está organizado como 8 bancos de 32 Meg palabras de 16 bits o 16 Meg palabras de 32 bits. Este producto utiliza una arquitectura de doble velocidad de datos para lograr un funcionamiento de alta velocidad. La arquitectura de doble velocidad de datos es esencialmente una arquitectura de precarga de 4N con una interfaz diseñada para transferir dos palabras de datos por ciclo de reloj en los pines de E/S. Este producto ofrece operaciones totalmente sincrónicas referenciadas a los bordes ascendentes y descendentes del reloj. Las rutas de datos se canalizan internamente y se obtienen previamente 4n bits para lograr un ancho de banda muy alto.

• Fuentes de alimentación de núcleo y E/S de bajo voltaje VDD2 = 1.14-1.3V, VDDCA/VDDQ = 1.14-1.3V, VDD1 = 1.7-1.95V
• Interfaz de E/S de lógica sin terminación de alta velocidad (HSUL-12), calibración ZQ
• Arquitectura DDR de precarga de cuatro bits, ocho bancos internos para operación concurrente
• Entradas de comando/dirección multiplexadas, de doble velocidad de datos
• Estroboscopio de datos bidireccional/diferencial por byte de datos (DQS/DQS#)
• Latencias de lectura/escritura programables (RL/WL) y longitudes de ráfaga (4, 8 o 16)
• Sensor de temperatura en chip para controlar la frecuencia de actualización automática
• Actualización automática de matriz parcial (PASR), modo de apagado profundo (DPD)
• Frecuencia de reloj de 533 MHz
• Paquete BGA de 134 bolas, rango de temperatura industrial de -40 °C a +85 °C