S27KL0642DPBHI020

El dispositivo S27KL0642DPBHI020 HYPERRAM™ de 64Mb es una memoria DRAM CMOS de alta velocidad con autorrefresco e interfaz HYPERBUS™. La lógica de control de actualización dentro del dispositivo gestiona las operaciones de actualización en la matriz DRAM

• Soporte para interfaz de 1.8V / 3.0V, reloj de terminación simple (CK) - 11 señales de bus, selección de chip (CS#)
• Bus de datos de 8 bits (DQ[7:0]), reinicio por hardware (RESET#), señal de lectura/escritura de datos bidireccional (RWDS)
• Salida al inicio de todas las transacciones para indicar la latencia de actualización.
• Entrada durante las transacciones de escritura como máscara de datos de escritura, frecuencia de reloj máxima de 200MHz
• Durante las operaciones de lectura, la señal RWDS se desfasa un segundo con respecto al reloj, con desfase respecto al reloj de carga (CK).
• El reloj con desfase se utiliza para desplazar el flanco de transición RWDS dentro del diagrama de ojo de los datos de lectura.
• DDR: transfiere datos en ambos flancos del reloj, con un rendimiento de datos de hasta 400MB/s (3200Mbps).
• Paquete FBGA de 24 bolas
• Rango de temperatura industrial de (-40°C a 85°C)