
¿Necesita más?
| Cantidad | Precio |
|---|---|
| 1+ | $120.760 |
Información del producto
Resumen del producto
AS4C1G8D3LA-10BCN es una memoria SDRAM DDR3L de 8 Gbit. Las operaciones de lectura y escritura en la memoria DDR3 SDRAM se realizan en ráfaga, comenzando en una ubicación seleccionada y continuando durante una ráfaga de cuatro u ocho en una secuencia programada. La operación comienza con el registro de un comando de activación, al que luego sigue un comando de lectura o escritura. Los bits de dirección registrados coinciden con el comando activo se utilizan para seleccionar el banco y la fila a los que se accederá (BA0-BA2 seleccionan el banco; A0-A15 seleccionan la fila). Los bits de dirección registrados coinciden con el comando de lectura o escritura se utilizan para seleccionar la ubicación de la columna inicial para la operación en ráfaga, determinar si se debe emitir el comando de precarga automática (mediante A10/AP) y seleccionar el modo BC4 o BL8 "sobre la marcha" (mediante A12) si está habilitado en el registro de modo. Antes del funcionamiento normal, la memoria DDR3 SDRAM debe encenderse e inicializarse de una manera predefinida.
- Arquitectura de doble velocidad de datos: dos transferencias de datos por ciclo de reloj; actualización automática y autoactualización.
- La transferencia de datos de alta velocidad se logra mediante la arquitectura de precarga segmentada de 8 bits.
- DQS está alineado con el borde de los datos para lecturas.
- Entradas de reloj diferenciales (CK y CK activo bajo), máscara de datos (DM) para datos de escritura.
- La DLL alinea las transiciones DQ y DQS con las transiciones CK; rango SRT: normal/extendido.
- Los comandos se introducen en cada flanco positivo de CK; los datos y la máscara de datos se referencian a ambos flancos de DQS.
- Terminación en el chip (ODT) para una mejor calidad de señal, ODT síncrona, ODT dinámica, ODT asíncrona
- Registro multipropósito (MPR) para lectura de patrones predefinidos
- Control de impedancia del controlador de salida programable, velocidad de datos de 1866Mbps
- Frecuencia máxima de reloj de 933MHz, encapsulado FBGA de 78 pines, rango de temperatura comercial de 0 °C a 95 °C
Especificaciones técnicas
DDR3L
1G x 8bit
FBGA
1.35
0
-
No SVHC (27-Jun-2024)
8
933
78Pines
Surface Mount
95
MSL 3 - 168 hours
Documentos técnicos (1)
Legislación y medioambiente
RoHS
RoHS
Certificado de conformidad del producto
