74LVC125APW-Q100J

El 74LVC125APW-Q100J es un controlador de línea/buffer cuádruple no inversor con salidas de 3 estados (nY) que se controla mediante la entrada de habilitación de salida. Un nivel ALTO en n OE activo bajo hace que las salidas asuman un estado APAGADO de alta impedancia. Las entradas pueden ser controladas desde dispositivos de 3.3V o 5V. Cuando está desactivada, se pueden aplicar hasta 5.5V a las salidas. Este producto ha sido calificado para el estándar Q100 (Grado 1) del Consejo de Electrónica Automotriz (AEC) y es adecuado para su uso en aplicaciones automotrices. Cumple con el estándar JEDEC (JESD8-7A (1.65V a 1.95V), JESD8-5A (2.3V a 2.7V), JESD8-C/JESD36 (2.7V a 3.6V)). Cuenta con protección ESD (HBM: ANSI/ESDA/JEDEC JS-001 clase 2, supera los 2000 V; CDM: ANSI/ESDA/JEDEC JS-002 clase C3, supera los 1000 V).

• Entradas/salidas tolerantes a 5V para interfaz con lógica de 5V
• Voltaje de la fuente de alimentación entre 1.65V a 3.6V
• CMOS de bajo consumo de energía
• Interfaz directa con niveles TTL
• La corriente de fuga de entrada es de ±0.1μA típica a (VCC = 3.6V; VI = 5.5V o GND, -40 °C a +85 °C).
• La ​​corriente de alimentación es de 0.1 μA típica (VCC = 3.6V; VI = VCC o GND; IO = 0A, -40 °C a +85 °C).
• La capacitancia de entrada típica es de 4pF (VCC = 0V a 3.6V; VI = GND a VCC).
• El retardo de propagación es típico de 12ns a (VCC = 1.2V, -40 °C a +85 °C)
• Rango de temperatura de funcionamiento de -40°C a +125°C
• Encapsulado TSSOP14