AS4C32M16SC-7TIN

AS4C32M16SC-7TIN es una DRAM síncrona de cuatro bancos, organizada en 4 bancos x 8 Mbit x 16. Este dispositivo síncrono logra altas velocidades de transferencia de datos para latencias CAS mediante una arquitectura de chip que precarga múltiples bits y luego sincroniza los datos de salida con el reloj del sistema. El dispositivo está diseñado para cumplir con todos los estándares de la industria para productos DRAM síncronos, tanto eléctricos como mecánicos. Todos los circuitos de control, direccionamiento, entrada y salida de datos están sincronizados con el reloj externo alimentado por el flanco positivo. El funcionamiento de los cuatro bancos de memoria de manera intercalada permite que la operación de acceso aleatorio se produzca a una velocidad mayor que la que es posible con las DRAM estándar. Es posible una velocidad de datos secuencial y sin interrupciones, dependiendo de la longitud de la ráfaga, la latencia CAS y la velocidad del dispositivo.

• Sincronización completa con el flanco positivo del reloj, alta frecuencia de reloj: 133MHz
• Lectura en ráfaga múltiple con operación de escritura única
• Cuatro bancos controlados por BA0 y BA1, máscara de datos para control de bytes (x16,x32)
• Registros de modo programable, latencia CAS: 1 o 2 o 3, duración de ráfaga: 1, 2, 4, 8 o página completa
• Comando de precarga automático y controlado, interfaz LVTTL
• Actualización automática y autorrefresco, 8192 ciclos de actualización/64 ms (7.8µs) T≤85 °C
• Modo de bajo consumo, máscara de datos para control de lectura/escritura (x8, x16, x32).
• Dirección de columna aleatoria en cada CLK (regla 1-N), fuente de alimentación única de +3.3V ± 0.3V.
• Paquete TSOP II 54 pines
• Rango de temperatura industrial de -40°C a 85°C