Imprimir página
MT53E512M32D1ZW-046 WT:B
DRAM, LPDDR4, 16 Gbit, 512M x 32bit, 2.133 Ghz, TFBGA, 200 Pines
La imagen solo tiene fines ilustrativos. Consulte la descripción del producto.
FabricanteMICRON
No. Parte FabricanteMT53E512M32D1ZW-046 WT:B
No. Parte Newark80AJ9999
Su número de pieza
Hoja de datos técnicos
129 En Inventario
¿Necesita más?
Envío el mismo día
Haga el pedido antes de las 9 p.m., hora estándar del este, para un envío normal
| Cantidad | Precio |
|---|---|
| 1+ | $181.820 |
Precio para:Cada
Mínimo: 1
Múltiple: 1
$181.82
nota de línea
Se han añadido a la confirmación de pedido, la factura y el albarán solo para este pedido.
Información del producto
FabricanteMICRON
No. Parte FabricanteMT53E512M32D1ZW-046 WT:B
No. Parte Newark80AJ9999
Hoja de datos técnicos
Tipo de DRAMLPDDR4 Móvil
Densidad de DRAM16Gbit
Densidad de Memoria16
Configuración de Memoria512M x 32bit
Configuración Memoria DRAM512M x 32bit
Frecuencia de Reloj2.133GHz
Frecuencia Max de Reloj2.133
Estuche / Paquete CITFBGA
Memoria, TipoTFBGA
No. de Pines200Pines
Tensión de Alimentación Nom.1.1
IC, MontajeSurface Mount
Tiempo de Acceso468ps
Temperatura de Trabajo Mín.-25
Temperatura de Trabajo Máx.85
Rango de Producto-
Nivel de Sensibilidad a la Humedad (MSL)MSL 3 - 168 hours
Sustancia Extremadamente Preocupante (SVHC)No SVHC (17-Dec-2015)
Resumen del producto
El MT53E512M32D1 es un dispositivo de memoria de acceso aleatorio dinámico CMOS de alta velocidad, DDR4 SDRAM móvil de bajo consumo de 16Gb con bajo VDDQ (LPDDR4X). Este dispositivo está configurado internamente con 2 canales o 1 canal × 16 E/S, cada canal tiene 8 bancos.
- Arquitectura DDR prefetch 16n, 8 bancos internos por canal para operación simultánea
- Entrada CMD/ADR de velocidad de datos única, luz estroboscópica de datos bidireccional/diferencial por carril de byte
- Latencias de LECTURA y ESCRITURA programables (RL/WL), terminación VSS (ODT) programable
- Actualización dirigida por banco para operaciones bancarias simultáneas y facilidad de programación de comandos
- Sensor de temperatura en chip para controlar la frecuencia de actualización automática y actualización automática de matriz parcial (PASR)
- Intensidad de salida seleccionable (DS), capacidad de detención del reloj, compatibilidad con CK y DQS de un solo extremo
- Voltaje de funcionamiento 1.10V VDD2 / 0.60V VDDQ o 1.10V VDDQ
- Configuración de 512 Meg x 32, LPDDR4, direccionamiento de 1 matriz
- Paquete TFBGA de 200 bolas (Ø0.40 SMD), tiempo de ciclo de 468ps
- El rango de clasificación de temperatura de operación de -25°C a +85°C
Especificaciones técnicas
Tipo de DRAM
LPDDR4 Móvil
Densidad de Memoria
16
Configuración Memoria DRAM
512M x 32bit
Frecuencia Max de Reloj
2.133
Memoria, Tipo
TFBGA
Tensión de Alimentación Nom.
1.1
Tiempo de Acceso
468ps
Temperatura de Trabajo Máx.
85
Nivel de Sensibilidad a la Humedad (MSL)
MSL 3 - 168 hours
Densidad de DRAM
16Gbit
Configuración de Memoria
512M x 32bit
Frecuencia de Reloj
2.133GHz
Estuche / Paquete CI
TFBGA
No. de Pines
200Pines
IC, Montaje
Surface Mount
Temperatura de Trabajo Mín.
-25
Rango de Producto
-
Sustancia Extremadamente Preocupante (SVHC)
No SVHC (17-Dec-2015)
Documentos técnicos (2)
Legislación y medioambiente
US ECCN:EAR99
EU ECCN:Unknown
Conforme a RoHS:Sí
RoHS
Cumplimiento de ftalatos con respecto a la restricción de sustancias peligrosas (RoHS):Sí
RoHS
Valor de sustancia extremadamente preocupante:No SVHC (17-Dec-2015)
Descargue el certificado de cumplimiento del producto
Certificado de conformidad del producto